Практикум по проектированию на языках VerilogHDL и SystemVerilog — Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника» и других специальностей, связанных с разработкой цифровых устройств и систем.
Разместите ссылку на эту страницу в социальных сетях. Так о ней узнают тысячи человек:
Facebook
Twitter
Мой мир
Вконтакте
Одноклассники
Нашли ошибку? Сообщите администрации сайта: Выберите один из разделов меню и, если необходимо, напишите комментарий
За ложную информацию бан на месяц
Разместите, пожалуйста, ссылку на эту страницу на своём веб-сайте:
Код для вставки на сайт или в блог: Код для вставки в форум (BBCode): Прямая ссылка на эту публикацию:
В настоящем пособии содержится материал по современным методам проектирования цифровых систем на базе программируемых логических схем (ПЛИС) с использованием языков описания аппаратуры HDL — VHDL и VERILOG. Рассмотрены основы проектирования синхронных схем, схемотехники ПЛИС, систем автоматизации проектирования и моделирования цифровой аппаратуры.
Пособие посвящено проектированию систем на интегральных схемах с программируемой структурой (ИСПС) и включает материалы учебных дисциплин, читаемых авторами. Рассмотрены методика создания проектов на ИСПС, включая тестирование и верификацию c ориентацией на применение современных систем автоматического проектирования (САПР); архитектура и характери ...
This book is both a tutorial and a reference for engineers who use the SystemVerilog Hardware Description Language (HDL) to design ASICs and FPGAs. The book shows how to write SystemVerilog models at the Register Transfer Level (RTL) that simulate and synthesize correctly, with a focus on proper coding styles and best practices. SystemVerilog is th ...
Представлены языки описания аппаратуры, регистрового (Verilog) и системного уровней (System Verilog), ориентированные на верификацию, синтез и имплементацию проектируемых цифровых изделий в современные конструктивные компоненты на кристаллах в виде System on Chip (SoC) и System in Package (SiP).
В пособии излагаются основные принципы и этапы курсового проектирования, дается краткое содержание основных этапов проектирования. Приведены характеристики основных типов радиоприемных устройств, их узлов и блоков, методики их расчета, список рекомендуемой литературы. Указаны требования по оформлению результатов курсового проектирования.
Данный материал НЕ НАРУШАЕТ авторские права никаких физических или юридических лиц. Если это не так - свяжитесь с администрацией сайта. Материал будет немедленно удален. Электронная версия этой публикации предоставляется только в ознакомительных целях. Для дальнейшего её использования Вам необходимо будет приобрести бумажный (электронный, аудио) вариант у правообладателей.